ETDs @PUC-Rio
| Título: | INTEGRIDADE DE SINAIS EM PLACAS DE CIRCUITO IMPRESSO DE ALTAS TAXAS | |||||||
| Autor: |
VANESSA PRZYBYLSKI RIBEIRO MAGRI |
|||||||
| Colaborador(es): |
MARBEY MANHAES MOSSO - Orientador |
|||||||
| Catalogação: | 14/FEV/2008 | Língua(s): | PORTUGUÊS - BRASIL |
|||||
| Tipo: | TEXTO | Subtipo: | TESE | |||||
| Notas: |
[pt] Todos os dados constantes dos documentos são de inteira responsabilidade de seus autores. Os dados utilizados nas descrições dos documentos estão em conformidade com os sistemas da administração da PUC-Rio. [en] All data contained in the documents are the sole responsibility of the authors. The data used in the descriptions of the documents are in conformity with the systems of the administration of PUC-Rio. |
|||||||
| Referência(s): |
[pt] https://www.maxwell.vrac.puc-rio.br/projetosEspeciais/ETDs/consultas/conteudo.php?strSecao=resultado&nrSeq=11318&idi=1 [en] https://www.maxwell.vrac.puc-rio.br/projetosEspeciais/ETDs/consultas/conteudo.php?strSecao=resultado&nrSeq=11318&idi=2 |
|||||||
| DOI: | https://doi.org/10.17771/PUCRio.acad.11318 | |||||||
| Resumo: | ||||||||
|
Este trabalho tem como objetivo avaliar a viabilidade
técnica para fabricação de placas de circuito impresso de
múltiplas camadas com espessuras reduzidas mantendo a
integridade dos sinais que se propagam em conexões inter-
chip,
nas taxas de transmissão de 1Gb/s e 10Gb/s para aplicações
em
redes de comunicações nos padrões 1GB Ethernet e 10GB
Ethernet. A avaliação inclui o projeto de uma placa de 6
camadas
de planos condutores, com espessura total de 1,29mm. A
placa
desenvolvida contém linhas de transmissão, vias e curvas,
microcapacitores , microresistores e conectores I/O
adequados
para a faixa de freqüência em questão.
|
||||||||