

7. Referências Bibliográficas

- 1 Granberg Tom , “Handbook of Digital Techniques for High-Speed Design” , Ed Prentice Hall Modern Semiconductor Design Series;
- 2 Suresh Sivasubramaniam, Philippe Garrault, “High-Speed PCB Design Resources” - Xcelljornall Publication - Signal Integrity- issue 49 – 2004 – (www.xilinx.com) ;
- 3 Robert Breyer & Sean Riley , “Network Architecture and Development Series Switched , Fast, and Gigabit Ethernet – Understanding, Building, and Managing High-Performance Ethernet Networks , Ed New Riders ;
- 4 Scott Wedge , “Accurate Multi-Gigabit Link Simulation with HSPICE” - Xcelljornall Publication – Signal Integrity - issue 49 – 2004 – (Xlinx.com) ;
- 5 Martin W. Jawitz, “Printed Circuit Board Materials Handbook” , Ed Mc Graw Hill;
- 6 “Signal integrity evaluation of a 10 Gbits/sec optoelectronic interconnect” - Kahrs, M.; Levitan, S.P.; Chiarulli, D.M.; Kurzweg, T.P.; Martinez, J.A.; Boles, J.; Davare, A.J.; Jackson, E.; Windish, C.; Kiamilev, F.; Bhaduri, A.; Taufik, M.; Xingle Wang; Morris, A.S.I.I.I.; Repke, J.; Kruchowski, J.; Gilbert, B.K.; [Microwave Symposium Digest, 2003 IEEE MTT-S International](#) Volume 2, 8-13 June 2003 Page(s):1211 - 1214 vol.2
- 7 “Measurement of the scattering-parameters of planar multi-port devices” Rolfes, I.; Schiek,B.; [2005 European Microwave Conference](#) Volume 2, 4-6 Oct. 2005 Page(s):4 pp.
- 8 “Simulation of scattering parameter of signal via with shielding vias” Wusheng Ji; Xuedong Wang; Ying Li; [VLSI Design and Video Technology, 2005. Proceedings of 2005 IEEE International Workshop on](#) 28-30 May 2005 Page(s):94 – 96
- 9 “Parasitic modes on printed circuit boards and their effects on


EMC and signal integrity” Schuster, C.; Fichtner, W.; Electromagnetic Compatibility, IEEE Transactions on Volume 43, Issue 4, Nov. 2001 Page(s):416 – 425

- 10 “Electrical package characterization using differential TDR techniques” Corey, S.; Smolyansky, D.; Electrical Performance of Electronic Packaging, 2000, IEEE Conference on. 23-25 Oct. 2000 Page(s):172 – 174
- 11 Johnson, Howard W and Graham, Martin - “High-Speed Signal Propagation – Advanced Black Magic” Ed Prentice Hall.2003;
- 12 Johnson, Howard W and Graham, Martin – “High-Speed Digital Design – A Handbook of Black Magic” Ed Prentice Hall 1993;
- 13 Hoffmann, Reinmut K – “Handbook of Microwave Integrated Circuits”. Ed Artech House, INC 1987 ;
- 14 Hall, Stephen H and Hall, Garret W and McCall, James A – “High-Speed Digital System Design – A Handbook of Interconnect Theory and Design Practices” Ed Wiley-Interscience Publication 2000.
- 15 Altera Corporation – “High-Speed Board Layout Guidelines – Stratix II Device Handbook, volume 2 December 2005. (www.altera.com.)
- 16 Xilinx – “PCB Designer’s Guide Virtex 4” UG072(1.1) September 9, 2004 (www.xilinx.com)
- 17 Douglas Brooks – “Signal Integrity Issues and Printed Circuit Board Design” Ed Prentice Hall 2003 – Semiconductor Design Series.
- 18 Xilinx – Bert McComas In Quest Market Research “High-Speed Serial Interconnects – Technical Advantages, IC, and System Design Strategies” WP175(v1.0)May 15, 2003 (www.xilinx.com)
- 19 Marbey Manhães Mosso, CETUC-IA 401-75, Julho 75.
- 20 Collin, Robert E. “Foundation for microwave engineering”
- 21 Lynne Green. “Understanding the importance of Signal Integrity”


- Simulation & Modeling – Circuits & Devices November 1999.

- 22 James R. Andrews, Ph.D., IEEE Fellow. “ Low-Pass Risetime Filters for Time Domain Applications” – Application Note AN-7a copyright March, 1999 Picosecond Pulse Labs USA (www.picosecond.com).

8. Anexo A:




Representação em corte transversal de uma linha de transmissão do tipo microstrip, para ilustrar o modelo de circuito equivalente RLCG apresentado na figura 2 do capítulo 2




Representação em corte transversal de uma linha de transmissão do tipo stripline, para ilustrar o modelo de circuito equivalente RLCG apresentado na figura 2 do capítulo 2

8. Anexo B:

Representação em corte transversal das linhas de transmissão apresentadas na figura 9 do capítulo 3.






(7) Microstrip/Via/Stripline;


(8) “Clearance”;

Representação tridimensional da configuração com microstrip, via e stripline, apresentada na figura 9 do capítulo 3.




(9) Via/PR;

Representação tridimensional da configuração com via para conexão com o plano de referência, apresentada na figura 9 do capítulo 3.



(10)Microstrip acoplada/ Via acoplada/ Stripline acoplada;

Representação tridimensional da configuração com linha microstrip acoplada, via acoplada e stripline acoplada, apresentada na figura 9 do capítulo 3.



(11)Microstrip/Via/Stripline/Estube ;

Representação tridimensional da configuração com microstrip, via, stripline e estube apresentada na figura 9 do capítulo 3.

8. Anexo C:

Planilha de cálculos referentes a sessão 4.3.3.1, para o dimensionamento das linhas Microstrip e Offset stripline das configurações da placa projetada no capítulo 4 apresentadas nas figuras 25, 26 e 27 em vista superior, corte transversal e longitudinal.

Linhas Microstrip da area 1 da placa							
T = 0,0350 mm	w (mm)	l (mm)	θ	ε _{ef}	λ _m (mm)	Z _c (Ohm)	Perda Microstrip (dB/mm)
H = 0,16 mm							
Loss tg = 0,018							
1GHz Calculo	0,2863	42,2458	90	3,1474	169,1001	50,0000	0,0048
10GHz Calculo	0,2836	4,2363	90	3,1300	16,9570	50,0000	0,0328
1GHz Projeto							
10GHz Projeto	0,2850	45,0000	95,8434	3,1458	169,1428	50,1294	0,0048
1GHz Projeto							
10GHz Projeto	0,2850	16,8600	3558,2860	3,1317	16,9524	49,8656	0,0328
10GHz Projeto							

Linhas Microstrip da area 3 da placa							
T = 0,41 mm	w (mm)	l (mm)	θ	ε _{ef}	λ _m (mm)	Z _c (Ohm)	Perda Microstrip (dB/mm)
H = 0,41 mm							
T = 0,035mm							
Loss tg = 0,018							
1GHz Calculo	0,7664	41,8496	90	3,2073	167,5134	50,0000	0,0036
10GHz Calculo	0,7647	4,1596	90	3,2465	16,6499	50,0000	0,0297
1GHz Projeto							
10GHz Projeto	0,7650	16,8600	36,2552	3,2067	167,5293	50,0528	0,0036
10GHz Projeto							

Linhas Microstrip da area 7 da placa							
T = 0,57 mm	w (mm)	l (mm)	θ	ε _{ef}	λ _m (mm)	Z _c (Ohm)	Perda Microstrip (dB/mm)
H = 0,57 mm							
T = 0,035mm							
Loss tg = 0,018							
1GHz Calculo	1,0754	41,7524	90	3,2223	167,1251	50,0000	0,0034
10GHz Calculo	1,0790	4,1296	90	3,2938	16,5300	50,0000	0,0292
1GHz Projeto							
10GHz Projeto	1,0760	16,8600	36,3438	3,2224	167,1207	49,9843	0,0034
10GHz Projeto							

Offset StripLine [TX 11] - Área 4 da placa								Dimensões das vias [IX11]						
T = 0,0350 (mm)	H1 = 0,25 mm	H2 = 0,16 mm	W (mm)	Calculo de I (mm) p / θ = 90	I (mm) Projeto	θ (Projeto)	Zc ohm (software)	Zc ohm (equação)	λ_m (mm)	Perda StripLine (dB/mm)	Perda StripLine (dB) Projeto	Retardo StripLine (TD) us	Diametro externo Via Pad (D1)(mm))	0,585
Loss tg = 0,018	1GHz	10GHz	0,136	36,1432	20,26	50,4493	50	144,6728467	144,6728467	0,0062	0,12585556	14,0040101	Diametro do vácuo entre Via Pad e cobre no ultimo plano (D2(mm))	0,9398
				3,6143		504,4930	49,96	49,9655675	14,45723467	0,0429	0,86523509	14,0040101	Diametro interno Via (d (mm))	0,285
												comprimento total da via (h(mm))	1,29	
												Clearance Plane (mm)	0,1774	
												Capacitancia (picofaraday)	0,5077	
												Indutância (nanohenries)	1,0052	

Offset StripLine [TX13] - area 5 da placa								Dimensões das vias [TX13]		
T = 0,0350 (mm)	Calculo de I (mm) p / $\theta = 90$	I (mm) projeto	θ (Projeto)	Zc ohm (equação)	λ_m (mm)	Perda StripLine (dB/mm)	Retardo StripLine (TD) us	Diametro externo Via Pad (D1(mm))	Diametro do vácuo entre Via Pad e cobre no ultimo plano (D2(mm))	
H1 = 0,25 mm										
H2 = 0,51 mm										
Loss tg = 0,018										
1GHz	36,1432	20,26	50,4493	50	144,6728467	0,0050	0,1017241	14,0040101	0,9398	
10GHz	3,6143	0,262	504,4930	49,98	49,4266476	0,0391	0,7923989	14,0040101	0,2855	
								Diametro interno Via (d (mm))		
								comprimento total da via (h (mm))		
								Clearance Plane (mm)		
								Capacitância (picofarad/cidade)		
								Ind. (A.C.) (nanohenries)	1,29	
								0,1774		
								0,5077		
								1,0052		

Offset StripLine [TX16] - Área 6 da placa							Dimensões das vias [TX16]		
T = 0,0350 (mm)	H1 = 0,76 mm H2 = 0,16 mm	Caclculo de I (mm) projeto	θ (Projeto)	Zc Ohm (software)	Zc ohm (equação)	λ.m (mm)	Perda StripLine (dB/mm)	Perda StripLine (dB) Projeto	Retardo StripLine (TD) us
Loss tg = 0,018 W (mm)	36,1432	20,26	50,4493	50	144,6728467	0,0050	0,10222386	14,00040101	Diametro interno Via Pad (D1(mm))
1GHz	0,176	3,6143	504,4930	49,98	52,783308	14,46728467	0,0392	0,73838334	comprimento total da via (h(mm))
10GHz									Clearance Plane (mm) Conselhoando (referencia)

Microstrip ligada ao conector e a via [TX1],[TX2],[TX3],[TX4],[TX5],[TX16] - Áreas 4, 5 e 6 da placa						
	w (mm)	l (mm)	θ	ϵ_{ef}	λ_m (mm)	Z_c (Ohm)
T = 0,0350 mm H = 0,16 mm Loss tg = 0,018						
1GHz Projeto						
10GHz Projeto	0,2850	8,4300	17,9547	3,1458	169,1428	50,1294
			179,1430	3,1317	16,9524	49,8656
						0,0048
						0,0328
						0,0405
						0,2764
						0,98395308
						4,97275531