$$\newcommand{\bra}[1]{\left<#1\right|}\newcommand{\ket}[1]{\left|#1\right>}\newcommand{\bk}[2]{\left<#1\middle|#2\right>}\newcommand{\bke}[3]{\left<#1\middle|#2\middle|#3\right>}$$
INFORMAÇÕES SOBRE DIREITOS AUTORAIS


As obras disponibilizadas nesta Biblioteca Digital foram publicadas sob expressa autorização dos respectivos autores, em conformidade com a Lei 9610/98.

A consulta aos textos, permitida por seus respectivos autores, é livre, bem como a impressão de trechos ou de um exemplar completo exclusivamente para uso próprio. Não são permitidas a impressão e a reprodução de obras completas com qualquer outra finalidade que não o uso próprio de quem imprime.

A reprodução de pequenos trechos, na forma de citações em trabalhos de terceiros que não o próprio autor do texto consultado,é permitida, na medida justificada para a compreeensão da citação e mediante a informação, junto à citação, do nome do autor do texto original, bem como da fonte da pesquisa.

A violação de direitos autorais é passível de sanções civis e penais.
Coleção Digital

Avançada


Formato DC|



Título: ELEMENTO DE CHAVEAMENTO PARA REDES DE INTERCONEXÃO MULTI-ESTÁGIO DE MÁQUINAS MULTIMICROPROCESSADAS
Instituição: PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO - PUC-RIO
Autor(es): RENATO JOSE GONCALVES DE NAZARETH

Colaborador(es):  JULIO SALEK AUDE - Orientador
MARCO AURELIO CAVALCANTI PACHECO - Coorientador
Número do Conteúdo: 10080
Catalogação:  25/06/2007 Idioma(s):  PORTUGUÊS - BRASIL

Tipo:  TEXTO Subtipo:  TESE
Natureza:  PUBLICAÇÃO ACADÊMICA
Nota:  Todos os dados constantes dos documentos são de inteira responsabilidade de seus autores. Os dados utilizados nas descrições dos documentos estão em conformidade com os sistemas da administração da PUC-Rio.
Referência [pt]:  https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10080@1
Referência [en]:  https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=10080@2
Referência DOI:  https://doi.org/10.17771/PUCRio.acad.10080

Resumo:
Este trabalho propõe uma nova estrutura de rede de interconexão para o sistema de processamento paralelo MULTIPLUS em desenvolvimento no NCE/UFRJ. A rede é tolerante a falhas, e trabalha com chaves de 4 entradas e 4 saídas. Inicialmente, discutem-se as formas de interconexão de máquinas paralelas. Descrevem-se sucintamente algumas arquiteturas de sistemas paralelos com ênfase no MULTIPLUS. A seguir, comentam-se alguns conceitos básicos a respeito de redes de interconexão. Apresenta-se a árvore genealógica das redes de interconexão multiestágio, acompanhada de um breve histórico do surgimento das mesmas. Destacam-se algumas redes de percurso único relacionadas com esta dissertação. Após uma introdução aprofundada sobre tolerância a falhas, descrevem-se algumas redes tolerantes a falhas. Uma análise bem estruturada sobre tolerância a falhas lança as bases para a proposta da rede de interconexão. Introduz-se o subsistema de interconexão do MULTIPLUS, focalizando a estrutura e os tipos de mensagens existentes. Discutem-se vários aspectos relativos à rede proposta, tais como a topologia, o algoritmo e tipo de roteamento e, principalmente, o mecanismo de tolerância a falhas. Descreve-se detalhadamente o projeto do elemento de chaveamento 4x4, com destaque nas máquinas de estado controladoras da chave, porém sem detrimento do circuito de prioridade, do circuito de contagem de pacotes, do circuito de comparação de tamanho da mensagem, do circuito de chaveamento, e do circuito de realinhamento de endereço. Inclui-se também uma descrição detalhada do funcionamento do elemento de chaveamento. Por fim, apresentam-se as expectativas de desempenho de uma rede com 16 entradas e 16 saídas, onde calculam-se o atraso para percorrer a rede de uma mensagem de leitura (12 pacotes), o atraso médio por pacote, o throughput médio por porta, e o throughput médio total da rede. Compara-se o desenho de três redes - uma de tamanho mínimo (4x4), outra de tamanho máximo (256x256), e outra de tamanho 16x16 - implementadas com chaves 2x2 e 4x4. apresentam-se os resultados do projeto, incluindo-se as EPLDs selecionadas, o custo aproximado de uma rede de 256x256 implementada com as referidas EPLDs, e os tempos de compilação dos blocos componentes da chave. Propõe-se a implementação da chave em VLSI, bem como a inclusão da capacidade de comunicação multicast, como futuros desenvolvimentos.

Descrição Arquivo
CAPA, AGRADECIMENTOS, RESUMO, ABSTRACT, SUMÁRIO E LISTAS  PDF  
CAPÍTULO 1  PDF  
CAPÍTULO 2  PDF  
CAPÍTULO 3  PDF  
CAPÍTULO 4  PDF  
CAPÍTULO 5  PDF  
CAPÍTULO 6  PDF  
APÊNDICES  PDF  
BIBLIOGRAFIA  PDF  
Agora você pode usar seu login do SAU no Maxwell!!
Fechar Janela



* Esqueceu a senha:
Senha SAU, clique aqui
Senha Maxwell, clique aqui